| Server IP : 185.252.147.100 / Your IP : 216.73.217.33 Web Server : nginx/1.27.3 System : Linux mitrofanov.ru 6.1.0-37-amd64 #1 SMP PREEMPT_DYNAMIC Debian 6.1.140-1 (2025-05-22) x86_64 User : mitr ( 1000) PHP Version : 8.2.29 Disable Function : NONE MySQL : OFF | cURL : ON | WGET : ON | Perl : ON | Python : OFF | Sudo : ON | Pkexec : OFF Directory : /usr/share/locale/pt_BR/LC_MESSAGES/ |
Upload File : |
�� � � � � P* Q* S* J X* 4 �* 3 �* 7 + x D+ 3 �+ � �+ 0 �, H �, t - � z- � . [ �. � �. � �/ [ 0 � m0 � �0 � �1 � !2 / �2 ( �2 ( 3 ( -3 / V3 1 �3 B �3 % �3 % !4 ( G4 ( p4 2 �4 E �4 1 5 ? D5 ( �5 ) �5 . �5 6 " 6 % 66 / \6 . �6 $ �6 �6 �6
7 7 0 $7 . U7 / �7 ) �7 5 �7 / 8 D8 _8 z8 �8 �8 �8 �8 �8 �8 9
9 %9 @9 F9 Y9 o9 �9 �9 ( �9 �9 �9 : : ?: _: x: �: �: �: �: �: �: ; #; :; Q; g; ~; G �; �; < ; &< b< {< �< �< �< = �< & %= L= [= $ x= " �= * �= �= - > 3 1> e> �> 3 �> # �> �> ?
+? D 6? C {? + �? & �? % @ ) 8@ % b@ ! �@ ! �@ $ �@ �@ A 8 A XA " rA �A �A �A �A �A �A B ! +B MB ' hB ' �B �B 7 �B C W C } wC P �C 4 FD k {D t �D B \E �E & �E �E F F =F ) \F , �F , �F 9 �F C G 7 ^G ; �G R �G R %H / xH �H " �H # �H
I 'I - @I ( nI �I �I ! �I 5 �I & J ' FJ / nJ ) �J / �J �J b K . yK �K �K �K �K ! L 0 +L \L uL ! �L % �L �L < �L *M # IM 2 mM " �M * �M + �M N ;N ZN uN 3 �N / �N �N O O ;O TO uO �O + �O �O �O % P $ +P PP 0 kP # �P * �P % �P # Q 7 5Q ! mQ �Q = �Q ! �Q 5 R " FR + iR �R �R �R �R S + 1S 2 ]S 2 �S ) �S �S T ) T ! DT ' fT ' �T ' �T �T �T U (U 8U HU `U {U �U �U �U �U V )V :V " QV tV " �V �V �V �V �V W ! 6W E XW ' �W �W �W X 1 X 9 QX ) �X : �X < �X ] -Y 4 �Y ; �Y = �Y ^ :Z 8 �Z ? �Z A [ b T[ ; �[ = �[ ^ 1\ : �\ < �\ ] ] = f] ; �] = �] ^ ^ = }^ ? �^ ` �^ ; \_ = �_ ^ �_ ; 5` = q` ^ �` ; a = Ja ^ �a : �a < "b ] _b 9 �b ; �b \ 3c ; �c = �c ^
d ) id # �d 9 �d 9 �d ? +e ? ke 3 �e 9 �e ? f ? Yf < �f > �f _ g @ ug B �g c �g ]h 6 ~h �h �h �h �h i $i <i Yi li �i �i �i % �i �i j j F 'j 2 nj 0 �j + �j . �j 1 -k _k }k % �k �k �k ( �k % l & /l Vl & nl �l �l �l ) �l % m 2m Om cm & vm �m �m �m & �m 5 n J >n �n �n �n ! �n �n ; �n (o
Fo $ Qo % vo + �o / �o + �o $p =p & \p �p 2 �p 2 �p 2 �p 4 0q , eq
�q 9 �q F �q 4 !r Vr ) pr �r �r ( �r �r ; s / Ls & |s " �s �s ! �s t %t <t St gt t �t �t �t �t �t �t ( u % 9u _u ou �u 4 �u ! �u + �u %v ' Bv jv �v �v �v �v �v % w -w Dw 5 \w & �w ' �w �w - x ; /x / kx �x �x �x �x �x % �x y &y Ey ]y $ wy �y ( �y $ �y " �y - z $ Kz pz �z �z # �z " �z " { 3{ T{ m{ �{ �{ % �{ �{ �{ | *| � 9| (~ *~ K /~ 5 {~ @ �~ : �~ r - 7 � � � 2 �� Q �� � � � �� � /� f ς � 6� � ׃ f v� � ݄ � � � � � dž / �� 4 �� 4 � 4 #� - X� 0 �� B �� 0 �� 0 +� % \� % �� 1 �� E ډ / � A P� % �� + �� . �
� ' !� * I� 6 t� 5 �� % � " �
*� 5�
A� B L� N �� I ތ 0 (� M Y� 4 �� ܍ �� ! � ! :� \� k� % t� �� �� Ǝ & Ύ ' �� � $� =� R� e� w� : �� Џ � � $ !� " F� ! i� �� # �� ǐ ڐ �� " � 6� S� g� �� �� �� ' ڑ C � ( F� ' o� F �� ޒ % �� % "� H� ! c� Q �� * ד � � # .� " R� , u� �� 7 �� . � $ � B� : c� . �� ( ͕ ��
� X � V o� / Ɩ * �� + !� / M� + }� ' �� ' ї * �� $� " >� F a� �� * Ę � � � 7� Q� k� �� * �� # Ι < � < /� l� < �� Ț X � } =� S �� 3 � n C� n �� T !� v� & �� �� ؝ �� � ) 3� , ]� , �� ; �� D � 8 8� ; q� T �� T � 2 W� $ �� $ �� % Ԡ & �� !� 2 B� ( u� �� + �� 0 � D � / ^� 0 �� : �� 2 �� D -� $ r� m �� 2 � 8� O� m� �� & �� 5 Ǥ �� ) � # E� 1 i� �� E �� / �� , (� 0 U� & �� - �� 4 ۦ # � 5 4� j� �� 9 �� 5 � � 4� O� m� ) �� �� " ר < �� ! 7� " Y� 1 |� 0 �� - ߩ C
� 6 Q� ? �� > Ȫ * � 9 2� . l� �� E �� ) � C ,� - p� - �� ' ̬ ' � ' � & D� k� 1 �� 8 �� 8 � / (� X� w� . �� ! �� , ڮ , � , 4� a� |� �� �� ̯ ۯ � � & ,� $ S� $ x� $ �� $ ° � �� / � H� + Z� ) �� ) �� ڱ ! � 3 � , G� J t� 0 �� � $ � ) 1� 2 [� : �� - ɳ A �� > 9� ` x� F ٴ B � ? c� a �� ? � F E� C �� e ж B 6� ? y� a �� A � > ]� ` �� D �� B B� ? �� a Ź D '� A l� c �� B � ? U� a �� B �� ? :� a z� B ܼ ? � a _� A �� > � ` B� @ �� = � _ "� B �� ? ſ a � . g� ' �� 4 �� 7 � 9 +� 9 e� 4 �� 4 � ; � ; E� C �� @ �� b � G i� D �� f �� & ]� : �� �� �� �� � ) � F� b� �� �� �� �� % �� & � 5� Q� l� W �� ; �� 2 � , J� 4 w� 6 �� $ �� � * � I� h� 0 �� - �� . �� " � 4 7� l� �� �� ; �� ( � " ,� O� i� ( �� �� �� �� * �� > #� h b� �� �� �� ( � /� : C� " ~�
�� & �� * �� 2 � 6 4� ? k� �� ' �� @ �� 3� ; I� ; �� ; �� = �� 5 ;� q� ? �� J �� = � P� + i� �� �� 0 �� * �� < !� 1 ^� 0 �� ) �� �� /
� $ :� " _� �� �� �� �� �� � � 6� N� f� % ~� - �� �� # ��
� = +� . i� 2 �� ) �� ( �� � ?� _� $ s� $ �� # �� / �� � )� ; D� . �� 1 �� & �� : � H C� < ��
�� ! �� �� � � - -� [� * v� �� ) �� ? �� )� . F� ' u� 1 �� / �� ' �� % '� M� ! j� ( �� ' �� ' �� % � +� K� k� �� * �� ( �� / �� /� ?� c � � } G Q w M � � � � � � � � y 0 H � ; | � � � 8 y �
m � p c F � R h g � � � ( � � � � � | � � $ � � = � � � � T k
% � X � � � � � 2 � � � � � � t � } 3 " � � _ m � � 6 � u d @ � s � � P � � { [ U � < D ^ l � � � C ! � \ � z � � � � � � � F J V
O � i � _ � f � E s � ] � � � 2 � � � A K � � � j � � � � � 7 � � � � E t � W � h � V N � � � � � �
� � � i a / p * � l � P � � � � # x � � � � � � 7 � K � . � N � � � ; � & � � r o � - � r � x B � L � � � � S � ' , b � � � { q H 1 � � J ) � > � ( � � � � � : � � u � � � � 3 � e � a < � Q � 1 � � � � � � � 6 � � 5 � � k Z e � � � � � ` � + I � [ O * @ b � � \ ~ d G � � S M � I Y � C � � ^ v ? n � v � � � � � � � 9 � � � � � � � � = + A � � n � , � � � 4 � � � � � � 4 ] � � � ) � � o � ~ Y � j 0 � � � � 5 Z ! g R � � � � � w 8 � " - � X T � # $ � % ' B � � � > � ` . � � L � � : � W � � � � � / D U & � � � � q � � f 9 � ? z
For the options above, the following values are supported for "%s":
aliases Do print instruction aliases.
debug_dump Temp switch for debug trace.
no-aliases Don't print instruction aliases.
no-aliases Disassemble only into canonical instructions, rather
than into pseudoinstructions.
no-notes Don't print instruction notes.
no-pc Don't print program counter prefix.
ctx4 Force disassembly using 4-context mode.
ctx8 Force 8-context mode, takes precedence.
notes Do print instruction notes.
numeric Print numeric register names, rather than ABI names.
priv-spec=PRIV Print the CSR according to the chosen privilege spec
(1.9, 1.9.1, 1.10, 1.11).
The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARC specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARM specific disassembler options are supported for use with
the -M switch:
The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following NFP specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following PPC specific disassembler options are supported for use with
the -M switch:
The following RISC-V-specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
Warning: illegal use of double register pair.
addr16 Assume 16bit address size
addr32 Assume 32bit address size
addr64 Assume 64bit address size
amd64 Display instruction in AMD64 ISA
att Display instruction in AT&T syntax
att-mnemonic
Display instruction in AT&T mnemonic
data16 Assume 16bit data size
data32 Assume 32bit data size
i386 Disassemble in 32bit mode
i8086 Disassemble in 16bit mode
intel Display instruction in Intel syntax
intel-mnemonic
Display instruction in Intel mnemonic
intel64 Display instruction in Intel64 ISA
suffix Always display instruction suffix in AT&T syntax
x86-64 Disassemble in 64bit mode
# internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %d unused bits in i386_cpu_flags.
%d unused bits in i386_operand_type.
%dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number %s: %d: missing `)' in bitfield: %s
%s: %d: unknown bitfield: %s
%s: Error: %s: Warning: %s: error: %s:%d: %s: residual opcode (0x%0*llx) too large
%s:%d: %s: unrecognized opcode encoding space
%s:%d: Conflicting opcode space specifications
%s:%d: Conflicting prefix specifications
%s:%d: Warning: redundant opcode space specification
%s:%d: Warning: redundant prefix specification
'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *illegal* *unknown operands type: %d* *unknown* , <invalid CRC operator>, .<bad> 21-bit offset out of range 64-bit address is disabled <bad> <function code %d> <illegal instruction> <illegal precision> <illegal reg num> <internal disassembler error> <internal error in opcode table: %s %s>
<invalid CC-reg number> <invalid branch>[ <invalid cacheop number> <invalid cmd action %d:%d:%d>[] <invalid cmd target %d:%d:%d>[] <invalid condition code> <invalid flag> <invalid float-CC-reg number> <invalid opsize> <invalid prefop number> <invalid reg number> <invalid register number> <invalid s-reg number> <invalid size> <invalid v-reg number> <invalid_instruction>: <unknown register %d> ABORT: unknown operand Address 0x%s is out of bounds.
An error occurred while generating the extension instruction operations Assume all insns are Thumb insns Attempt to find bit index of 0 BO value implies no branch hint, when using + or - modifier Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. CpuMax != %d!
Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Don't know how to specify # dependency %s
Don't understand 0x%x
Enable CDE extensions for coprocessor N space Enforce the designated architecture while decoding. Error processing section %u Error: read from memory failed Examine preceding label to determine an insn's type File has invalid ME-Config section. File has no ME-Config section. GPR odd is illegal Hmmmm 0x%x IC note %d for opcode %s (IC:%s) conflicts with resource %s note %d
IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d
IC:%s [%s] has no terminals or sub-classes
IC:%s has no terminals or sub-classes
Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Invalid NFP option: %s Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Missing '#' prefix Missing '.' prefix Missing 'pag:' prefix Missing 'pof:' prefix Missing 'seg:' prefix Missing 'sof:' prefix Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Please report this bug Print CP0 register and HWR names according to specified
architecture. Print CP0 register names according to specified architecture.
Default: based on binary being disassembled.
Print FPR names according to specified ABI.
Default: numeric.
Print GPR and FPR names according to specified ABI.
Print GPR names according to specified ABI.
Default: based on binary being disassembled.
Print HWR names according to specified architecture.
Default: based on binary being disassembled.
Print unknown instructions according to length from first two bits Recognize DSP instructions. Recognize FPU QuarkSE-EM instructions. Recognize FPX DP instructions. Recognize FPX SP instructions. Recognize MSA instructions.
Recognize NPS400 instructions. Recognize double assist FPU instructions. Recognize double precision FPU instructions. Recognize single precision FPU instructions. Recognize the Global INValidate (GINV) ASE instructions.
Recognize the Loongson Content Address Memory (CAM) instructions.
Recognize the Loongson EXTensions (EXT) instructions.
Recognize the Loongson EXTensions R2 (EXT2) instructions.
Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions.
Recognize the eXtended Physical Address (XPA) ASE
instructions.
Recognize the virtualization ASE instructions.
Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SVE `movprfx' compatible instruction expected SVE instruction expected after `movprfx' SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown error %d
Use canonical instruction forms.
Use only hexadecimal number to print immediates. VSR overlaps ACC operand Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: rsrc %s (%s) has no chks
Warning: rsrc %s (%s) has no chks or regs
Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected assertion fail %s:%d attempt to set 'at' bits when using + or - modifier attempt to set y bit when using + or - modifier bad case %d (%s) in %s:%d bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte relocation unsupported can't create i386-init.h, errno = %s
can't create i386-tbl.h, errno = %s
can't find %s for reading
can't find i386-reg.tbl for reading, errno = %s
can't find ia64-ic.tbl for reading
cannot use odd number destination register cannot use odd number source register cde coprocessor not between 0-7: %s cgen_parse_address returned a symbol. Literal required. class %s is defined but not used
coproc must have an argument: %s coprocN argument takes options "generic", "cde", or "CDE": %s displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range don't know how to specify %% dependency %s
dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expected 16, 32 or 64 in expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal PL operand value illegal WC operand value illegal bitmask illegal id (%d) illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed instruction opens new dependency sequence without ending previous one insufficient data to decode instruction internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s"
internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
internal error: bad vliw->next_slot value internal error: bpf_cgen_cpu_open: no endianness specified internal error: bpf_cgen_cpu_open: unsupported argument `%d' internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: broken opcode descriptor for `%s %s' internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xc16x_cgen_cpu_open: no endianness specified internal error: xc16x_cgen_cpu_open: unsupported argument `%d' internal error: xc16x_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal relocation type invalid internal: non-debugged code (test-case missing): %s:%d invalid %function() here invalid Ddd value invalid R operand invalid TH value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid bat number invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid offset invalid offset: must be in the range [-512, -8] and be a multiple of 8 invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register list invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit merging predicate expected due to preceding `movprfx' mis-matched privilege spec set by %s=%s, the elf privilege attribute is %s missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register most recent format '%s'
appears more restrictive than '%s'
multiple note %s not handled
multiplier negative immediate value not allowed negative or unaligned offset expected no insns mapped directly to terminal IC %s
no insns mapped directly to terminal IC %s [%s] no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form opcode %s has no class (ops %d %d %d)
operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) out of memory output register of preceding `movprfx' expected as output output register of preceding `movprfx' not used in current instruction output register of preceding `movprfx' used as input overlapping field %s->%s
overwriting note %d with note %d (IC:%s)
p0-p7 expected parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range predicate register differs from that in preceding `movprfx' predicated instruction expected after `movprfx' previous `movprfx' sequence not closed reading from a write-only register reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register size not compatible with previous `movprfx' register source in immediate move register unavailable for short instructions relocation invalid for store rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 rsrc %s (%s) has no regs
shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected source and target register operands must be different specified register cannot be read from specified register cannot be written to stack pointer register expected syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) unable to change directory to "%s", errno = %s
undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown S/390 disassembler option: %s unknown bitfield: %s
unknown broadcast operand: %s
unknown constraint `%c' unknown operand shift: %x unknown privileged spec set by %s=%s unknown reg: %d unrecognised disassembler CPU option: %s unrecognised disassembler option: %s unrecognised register name set: %s unrecognized disassembler option with '=': %s unrecognized disassembler option: %s unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range writing to a read-only register z0-z15 expected z0-z7 expected Project-Id-Version: opcodes 2.36.90
Report-Msgid-Bugs-To: bug-binutils@gnu.org
PO-Revision-Date: 2021-07-04 08:16-0300
Last-Translator: Rafael Fontenelle <rafaelff@gnome.org>
Language-Team: Brazilian Portuguese <ldpbr-translation@lists.sourceforge.net>
Language: pt_BR
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
Plural-Forms: nplurals=2; plural=(n > 1)
X-Generator: Gtranslator 40.0
X-Bugs: Report translation errors to the Language-Team address.
Para as opções acima, há suporte aos seguintes valores para "%s":
aliases Exibe apelidos de instrução.
debug_dump Opção temporária para depurar rastros.
no-aliases Não exibe apelidos de instrução.
no-aliases Desmonta apenas em instruções canônicas, em vez de
em pseudoinstruções.
no-notes Não exibe notas de instrução.
no-pc Não exibe o prefixo de contador do programa.
ctx4 Força desmontagem usando modo de contexto 4.
ctx8 Força modo contexto 8, tem precedência.
notes Exibe notas de instrução.
numeric Emite nomes de registrador numérico, em vez de nomes de ABI.
priv-spec=PRIV Emite CSR de acordo com a especificação de privilégio
escolhida (1.9, 1.9.1, 1.10, 1.11).
As opções do desmontador específicas para AARCH64 a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para ARC a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para ARM a seguir não têm suporte
ao uso com a opção -M:
As opções do desmontador específicas para MIPS a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para NFP a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para PPC a seguir não têm suporte
ao uso com a opção -M:
As opções do desmontador específicas para RISC-V a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para S/390 a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
As opções do desmontador específicas para i386/x86-64 a seguir não têm suporte
ao uso com a opção -M (opções múltiplas devem ser separadas por vírgulas):
Aviso: desmontagem pode estar errada por conta da escolha adivinhada de classe
de código de operação.
Use -M<classe[,classe]> para selecionar classes corretas de código de operação.
Aviso: uso ilegal de par de registros duplos.
addr16 Presume tamanho de endereço de 16bit
addr32 Presume tamanho de endereço de 32bit
addr64 Presume tamanho de endereço de 64bit
amd64 Exibe instrução em AMD64 ISA
att Exibe instrução na sintaxe AT&T
att-mnemonic
Exibe instrução em mnemônico AT&T
data16 Presume tamanho de dados de 16bit
data32 Presume tamanho de dados de 32bit
i386 Desmonta no modo 32bit
i8086 Desmonta no modo 16bit
intel Exibe instrução na sintaxe Intel
intel-mnemonic
Exibe instrução na mnemônico Intel
intel64 Exibe instrução em Intel64 ISA
suffix Sempre exibe sufixo da instrução na sintaxe AT&T
x86-64 Desmonta no modo 64bit
# erro interno, modificador indefinido (%c) # erro interno, operando indefinido em "%s %s" $<indefinido> %d bits não usados em i386_cpu_flags.
%d bits não usados em i386_operand_type.
%dsp16() leva um endereço simbólico, não um número %dsp8() leva um endereço simbólico, não um número %s: %d: faltando ")" em bitfield: %s
%s: %d: bitfield desconhecido: %s
%s: Erro: %s: Aviso: %s: erro: %s:%d: %s: código de operação residual (0x%0*llx) muito grande
%s:%d: %s: espaço de codificação de código de operação não reconhecido
%s:%d: especificações de espaço de código de operação conflitantes
%s:%d: Especificações de prefixo conflitantes
%s:%d: Aviso: especificação de espaço de código de operação redundante
%s:%d: Aviso: especificação de prefixo redundante
operador "LSL" não permitido operador "ROR" não permitido posição (DP) fora do intervalo. posição (SP) fora do intervalo. (desconhecido) *ilegal* *tipo de operandos desconhecidos: %d* *desconhecida* , <operador CRC inválido>, .<ruim> posição de 21 bits fora do intervalo endereço de 64 bits está desabilitado <ruim> <código de função %d> <instrução ilegal> <precisão ilegal> <núm reg ilegal> <erro interno do desmontador> <erro interno na tabela de códigos de operação: %s %s>
<número de CC-reg inválido> <desvio inválido>[ <número de cacheop inválido> <ação de cmd inválida %d:%d:%d>[] <alvo de cmd inválido %d:%d:%d>[] <código de condição inválido> <sinalizador inválido> <número de float-CC-reg inválido> <opsize inválido> <número de prefop inválido> <número de reg inválido> <número de registrador inválido> <número de s-reg inválido> <tamanho inválido> <número de v-reg inválido> <instrução_inválida>: <registrador %d desconhecido> ABORTAR: operando desconhecido Endereço 0x%s está fora dos limites.
Ocorreu um erro ao gerar as operações de instrução de extensão Presume que todos insns são insns Thumb Tentativa de localizar índice bit de 0 Valor BO implica em nenhuma dica de desvio, ao usar modificador + ou - Expressão errada de imediato Registrador errado no pós-incremento Registrador errado no pré-incremento Nome de registrador errado Graaande problema em parse_imm16! Número de bit para registrador geral de indexação está fora do intervalo 0-15 Endereço em bytes exigido - deve ser par. CpuMax != %d!
Desmonta nomes de "register" Desmonta em modo de arquitetura ESA Desmonta em modo de z/Architecture Não sei como especificar # dependência %s
Não entendo 0x%x
Habilita extensões CDE para espaço N de coprocessador Força a arquitetura designada ao decodificar. Erro de processamento na seção %u Erro: leitura da memória falhou Examina rótulo anterior para determinar o tipo de um insn O arquivo tem uma seção ME-Config inválida. O arquivo tem nenhuma seção ME-Config. GPR ímpar é ilegal Hmmmm 0x%x nota de IC %d para o código de operação %s (IC:%s) conflita com o recurso %s nota %d
nota de IC %d no o código de operação %s (IC:%s) conflita com o recurso %s nota %d
IC:%s [%s] possui nenhum terminal ou subclasse
IC:%s possui nenhum terminal ou subclasse
Imediato está fora do intervalo -128 a 127 Imediato está fora do intervalo -32768 a 32767 Imediato está fora do intervalo -512 a 511 Imediato está fora do intervalo -7 a 8 Imediato está fora do intervalo -8 a 7 Imediato está fora do intervalo 0 a 65535 Opção NFP inválida: %s Especificador de tamanho inválido O registrador LP_COUNT não pode ser usado como registrador de destino O rótulo conflita com "Rx" O rótulo conflita com nome de registrador Faltando o prefixo "#" Faltando o prefixo "." Faltando o prefixo "pag:" Faltando o prefixo "pof:" Faltando o prefixo "seg:" Faltando o prefixo "sof:" Nomeia globais bem conhecidos Nenhuma realocação para imediato pequeno Não é um endereço relativo a pc. Apenas $sp ou $15 permitidos para esse código de operação Apenas $tp ou $13 permitidos para esse código de operação O operando não é um símbolo Operando fora do intervalo. Deve estar entre -32768 e 32767. Por favor, relate este erro Emite registrador CP0 e nomes HWR conforme a arquitetura
especificada. Emite nomes de registrador CP0 conforme a arquitetura dada.
Padrão: baseado no binário sendo desmontado.
Emite nomes FPR conforme a ABI especificada.
Padrão: numérico.
Emite nomes GPR e FPR conforme a ABI especificada.
Emite nomes GPR conforme a ABI especificada.
Padrão: baseado no binário sendo desmontado.
Emite nomes GPR conforme a ABI especificada.
Padrão: baseado no binário sendo desmontado.
Emite instruções desconhecidas conforme o tamanho a partir dos primeiros dois bits Reconhece instruções DSP. Reconhece instruções FPU QuarkSE-EM. Reconhece instruções FPX DP. Reconhece instruções FPX SP. Reconhece instruções MSA.
Reconhece instruções NPS400. Reconhece instruções double assist FPU. Reconhece instruções double precision FPU. Reconhece instruções single precision FPU. Reconhece as instruções ASE de Global INValidate (GINV).
Reconhece as instruções de Loongson Content Address Memory (CAM).
Reconhece as instruções de Loongson EXTensions (EXT).
Reconhece as instruções de Loongson EXTensions R2 (EXT).
Reconhece as instruções ASE de Loongson MultiMedia extensions Instructions (MMI).
Reconhece as instruções ASE de eXtended Physical
Address (XPA).
Reconhece as instruções ASE de virtualização.
Lista de registrador não é válido Registrador deve estar entre r0 e r7 Registrador deve estar entre r8 e r15 Número de registrador não é válido SR/SelID está fora do intervalo instrução SVE compatível com "movprfx" esperada instrução SVE esperada após "movprfx" SelID está fora do intervalo Seleciona nomes de registrador não tratado Seleciona nomes de registradores usados pelo GCC Seleciona nomes de registradores usados em documentação ISA do ARM Seleciona nomes de registradores usados no APCS Seleciona nomes de registradores usados no ATPCS Seleciona nomes de registradores especiais usados no ATPCS O operando pequeno não era um número de imediato Número de registrado de propósito especial está fora do intervalo Erro de sintaxe: Nenhum ")" ao final As opções do desmontador específicas para WebAssembly a seguir não têm
suporte ao uso com a opção -M:
O operando do percent-operator não é um símbolo UIMM = 00000 é ilegal valores UIMM >15 são ilegais valores UIMM >7 são ilegais Erro %d desconhecido
Usa formas de instrução canônicas.
Usa apenas número hexadecimal para exibir imediatos. VSR se sobrepõe operando ACC Valor não está suficientemente alinhado Valor do operando A deve ser 0 ou 1 palavra-chave W inválida no slot de operando FR. registrador W esperado Aviso: desmontagem não confiável - bytes insuficientes disponíveis Aviso: ilegal como instrução de 2 operações Aviso: ilegal como instrução de emulação Aviso: uso reservado de bits A/L e B/W detectado Aviso: rsrc %s (%s) possui nenhum chk
Aviso: rsrc %s (%s) possui nenhum chk ou reg
Aviso: modo de endereçamento CALLA não reconhecido valores aceitos estão entre -1 e 6 registrador de endereço no intervalo de carregamento writeback de endereço esperado falha de asserção em %s:%d tentativa de definir bits "at" ao usar modificador + ou - tentativa de definir bit y ao usar modificador + ou - case %d errado (%s) em %s:%d instrução "%.50s" errada instrução "%.50s…" errada bit,base está fora do intervalo bit,base foram do intervalo para símbolo operando de desvio desalinhado desvio para um deslocamento ímpar valor do desvio fora do intervalo e para deslocamento ímpar valor do desvio fora do intervalo sem suporte a realocação de byte não foi possível criar i386-init.h, errno = %s
não foi possível criar i386-tbl.h, errno = %s
não foi possível localizar %s para leitura
não foi possível localizar i386-reg.tbl para leitura, errno = %s
não foi possível localizar ia64-ic.tbl para leitura
não é possível usar registrador de destino de número ímpar não é possível usar registrador de origem de número ímpar coprocessador cde não está entre 0-7: %s cgen_parse_address retornou um símbolo. Literal exigido. a classe %s está definida, mas não é usada
coproc deve ter um argumento: %s o argumento coprocN recebe as opções "generic", "cde", or "CDE": %s valor do deslocamento não está alinhado valor do deslocamento está fora do intervalo e não está alinhado valor do deslocamento está fora do intervalo não sei como especificar %% dependência %s
imediato dsp:16 está fora do intervalo imediato dsp:20 está fora do intervalo imediato dsp:24 está fora do intervalo imediato dsp:8 está fora do intervalo esperado 16, 32 ou 64 em esperando endereço relativo a got: got(símbolo) esperando endereço relativo a got: gotoffhi16(símbolo) esperando endereço relativo a got: gotofflo16(símbolo) esperando endereço relativo a gp: gp(símbolo) operador de extensão esperado registro estranho primeiro registrador do intervalo deve ser r13 imediato ponto flutuante esperado valor de ponto flutuante deve ser 0.0 ou 1.0 valor de ponto flutuante deve ser 0.5 ou 1.0 valor de ponto flutuante deve ser 0.5 ou 2.0 valor ilegal de operando L valor ilegal de operando PL valor ilegal de operando WC máscara de bits ilegal id ilegal (%d) valor de imediato ilegal uso ilegal de parênteses imm10 está fora do intervalo imediato imm:6 está fora do intervalo imediato está fora do intervalo 0-7 imediato está fora do intervalo 1-2 imediato está fora do intervalo 1-8 imediato está fora do intervalo 2-9 posição de imediato imediato fora do intervalo imediato grande demais para tamanho de elemento valor de imediato valor de imediato não pode ser registrador valor de imediato está fora do intervalo valor de imediato está fora do intervalo zero imediato esperado valor incompatível de operando L registrador de índice no intervalo de carregamento registrador de índice xzr não é permitido a instrução abre nova sequência de dependência sem terminar a anterior dados insuficientes para decodificar instrução erro interno do desmontador erro interno: unidade insn inválida erro interno: código principal inválido erro interno: sparc-opcode.h errado: "%s" == "%s"
erro interno: sparc-opcode.h errado: "%s", %#.8lx, %#.8lx
erro interno: valor vliw->next_slot inválido erro interno: bpf_cgen_cpu_open: nenhuma extremidade especificada erro interno: bpf_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: bpf_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: descritor quebrado de código de operação para "%s %s" erro interno: cris_cgen_cpu_open: nenhuma extremidade especificada erro interno: cris_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: cris_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: não sei como lidar com os resultados da análise erro interno: epiphany_cgen_cpu_open: nenhuma extremidade especificada erro interno: epiphany_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: epiphany_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: fr30_cgen_cpu_open: nenhuma extremidade especificada erro interno: fr30_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: fr30_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: frv_cgen_cpu_open: nenhuma extremidade especificada erro interno: frv_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: frv_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: immediate() chamado com contagem de bytes inválida %d erro interno: ip2k_cgen_cpu_open: nenhuma extremidade especificada erro interno: ip2k_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: ip2k_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: iq2000_cgen_cpu_open: nenhuma extremidade especificada erro interno: iq2000_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: iq2000_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: lm32_cgen_cpu_open: nenhuma extremidade especificada erro interno: lm32_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: lm32_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: m32c_cgen_cpu_open: nenhuma extremidade especificada erro interno: m32c_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: m32c_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: m32r_cgen_cpu_open: nenhuma extremidade especificada erro interno: m32r_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: m32r_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: mep_cgen_cpu_open: nenhuma extremidade especificada erro interno: mep_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: mep_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: mt_cgen_cpu_open: nenhuma extremidade especificada erro interno: mt_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: mt_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: or1k_cgen_cpu_open: nenhuma extremidade especificada erro interno: or1k_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: or1k_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: recurso de hardware desconhecido erro interno: operando desconhecido, %s erro interno: campo %d desconhecido ao compilar insn erro interno: campo %d desconhecido ao decodificar insn erro interno: campo %d desconhecido ao obter operando int erro interno: campo %d desconhecido ao obter operando vma erro interno: campo %d desconhecido durante análise erro interno: campo %d desconhecido ao imprimir insn erro interno: campo %d desconhecido ao definir operando int erro interno: campo %d desconhecido ao definir operando vma erro interno: xc16x_cgen_cpu_open: nenhuma extremidade especificada erro interno: xc16x_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: xc16x_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" erro interno: xstormy16_cgen_cpu_open: nenhuma extremidade especificada erro interno: xstormy16_cgen_cpu_open: sem suporte ao argumento "%d" erro interno: xstormy16_cgen_rebuild_tables: valores de insn-chunk-bitsize conflitantes: "%d" vs. "%d" tipo de realocação interna inválido interno: código não depurado (test-case faltando): %s:%d %function() inválida aqui valor de Ddd inválido operando R inválido valor de TH inválido tipo de endereço inválido para operando modo de endereço inválido imediato aritmético inválido número de bat inválido opção condicional inválida constante inválida acesso a contador inválido operador de extensão/troca inválido imediato inválido, deve ser 1, 2 ou 4 campo de máscara inválido máscara de mfcr inválida deslocamento inválido posição inválida: deve estar no intervalo de [-512, -8] e deve ser um múltiplo de 8 operando inválido; tipo pode ter somente os valores 0,1,2. posição inválida, deve ser 0, 16, 32, 48 ou 64. posição inválida, deve ser 0, 8, 16 ou 24 posição inválida, deve ser 16, 32, 48, 64 ou 128. posição inválida, deve ser um dentre: 0,4,8,...124. quantidade pós-incremento inválida registrador inválido registrador inválido para ajuste da pilha lista de registrador inválida nome de registrador inválido número de registrador inválido, deve ser blink número de registrador inválido, deve ser fp número de registrador inválido, deve ser pcl posição de registrador inválida operando de registro inválido durante atualização imediato MOV replicado inválido quantidade de troca inválida operador de troca inválido valor de tamanho inválido deve estar no intervalo de 1-64. tamanho inválido, deve ser 1, 2, 4 ou 8 tamanho inválido, valor deve ser número de sprg inválido número de tbr inválido valor inválido para imediato ld/st CMEM valor inválido para imediato dica de salto desalinhada lixo no fim da linha último registrador do intervalo não cabe predicado de mesclagem esperado devido ao "movprfx" precedente especificação de privilégio mau correspondido definido por %s=%s, o atributo de privilégio elf é %s faltando ")" faltando "]" faltando o operador de extensão mnemônico faltando na string de sintaxe faltando o registro formato mais recente "%s"
parece mais restritiva que "%s"
múltiplas notas %s não tratadas
multiplicador valor negativo imediato não permitido posição negativa ou desalinhada esperada nenhum insn mapeado diretamente ao terminal IC %s
nenhum insn mapeado diretamente ao terminal IC %s [%s] nenhuma quantidade de troca permitida para constantes de 8 bits não é um par r0l/r0h válido posição(IP) não é uma forma válida o código de operação %s possui nenhuma classe (ops %d %d %d)
operando não é zero operando fora do intervalo (%ld não está entre %ld e %ld) operando fora do intervalo (%ld não está entre %ld e %lu) operando fora do intervalo (%lu não está entre %lu e %lu) operando fora do intervalo (0x%lx não está entre 0 e 0x%lx) operando fora do intervalo (não está entre 1 e 255) memória insuficiente registro de saída do "movprfx" precedente esperado como saída registro de saída do "movprfx" precedente não usado na instrução atual registro de saída do "movprfx" precedente usado como entrada sobrepondo campo %s->%s
sobrescrevendo nota %d com nota %d (IC:%s)
p0-p7 esperado parse_addr16: opindex inválido. operando do percent-operator não é um símbolo valor da posição está fora do intervalo registro de predicado difere daquele no "movprfx" precedente instrução de predicado esperada após "movprfx" a sequência anterior "movprfx" não foi fechada lendo de um registrado de somente leitura par de regs deve ser contíguo dupla de reg deve iniciar a partir do mesmo reg registrador R30 é um indicador limm índice de elemento de registrador registrador deve ser BLINK registrador deve ser GP registrador deve ser ILINK1 registrador deve ser ILINK2 registrador deve ser PCL registrador deve ser R0 registrador deve ser R1 registrador deve ser R2 registrador deve ser R3 registrador deve ser SP registrador deve ser r0-r3 ou r12-r15 nome do registrador usado como valor imediato número de registrador número de registrador deve ser par registrador fora do intervalo tamanho de registro não compatível com o "movprfx" anterior origem de registrador no movimento de imediato registrador indisponível para instruções curtas realocação inválida para armazenamento rotação esperado ser 0, 90, 180 ou 270 rotação esperado ser 90 ou 270 rsrc %s (%s) possui nenhum reg
quantidade de troca quantidade de troca deve ser 0 ou 12 quantidade de troca deve ser 0 ou 16 quantidade de troca deve ser 0 ou 8 quantidade de troca deve ser um múltiplo de 16 troca não é permitida operador de troca esperado operandos de registrador origem e alvo devem ser diferentes o registrador especificado não pôde ser lido o registrador especificado não pôde ser escrito registro de ponteiro de pilha esperado erro de sintaxe (esperado caractere "%c", encontrado "%c") erro de sintaxe (esperado caractere "%c", encontrado fim de instrução) não foi possível alterar diretório para "%s", errno = %s
indefinido writeback de endereço inesperado desconhecido desconhecido 0x%02lx desconhecido 0x%04lx opção de desmontador S/390 desconhecida: %s bitfield desconhecido: %s
operando de transmissão desconhecido: %s
restrição "%c" desconhecida deslocamento de operando desconhecido: %x especificação com privilégio desconhecida definida por %s=%s registrador desconhecido: %d opção de CPU do desmontador desconhecida: %s opção do desmontador desconhecida: %s conjunto de nomes de registrador desconhecido: %s opção do desmontador desconhecida com "=": %s opção do desmontador desconhecida: %s forma de instrução não reconhecida instrução não reconhecida valor deve ser um múltiplo de 16 valor deve estar no intervalo de 0 a 240 valor deve estar no intervalo de 0 a 28 valor deve estar no intervalo de 0 a 31 valor deve estar no intervalo de 1 a valor de ser uma potência de 2 valor fora do intervalo 1 - 256 vector5 está fora do intervalo vector8 está fora do intervalo aviso: ignorando opção -M%s desconhecida valor da largura está fora do intervalo escrevendo em um registrador de somente leitura z0-z15 esperado z0-z7 esperado